Главный архитектор SiFive и руководитель RISC-V International Крсте Асанович заявил на RISC-V Summit Europe 2026, что положение дел в экосистеме RISC-V «крепкое». Открытая архитектура набора команд (ISA) уже давно доминирует в микроконтроллерах и встраиваемых устройствах, но теперь она целится в прибыльный рынок корпоративных дата-центров и серверных ферм. Крупные игроки вроде Qualcomm, Nvidia, Meta, Google и Alibaba уже добавляют RISC-V в свои продукты.
Асанович подчеркнул, что момент прорыва в серверный сегмент настал. Ключевую роль играет стандарт RVA23, утверждённый ещё в октябре 2024 года. Он задаёт общую платформу для разработчиков «железа» и софта, позволяя тестировать программы на реальных чипах, а не на эмуляторах. По словам Асановича, «серверный класс систем начинает появляться, и это тема 2026 года». Он подтвердил, что RISC-V International уже работает с несколькими гиперскейлерами и владельцами дата-центров, которые видят в RISC-V гибкую альтернативу существующим архитектурам без барьеров для доминирования по производительности.
Чтобы RISC-V был действительно конкурентоспособен в серверах, недостаточно простой совместимости — нужна высокая производительность. Для этого Асанович анонсировал концепцию «опций рекомендаций по оптимизации». Раньше ISA RISC-V описывала только то, что делает инструкция, но не то, как быстро она должна выполняться. Это приводило к тормозам, когда медленные методы вроде «trap-and-emulate» использовались для доступа к памяти. Новые опции, например Oilsm и Ovlt, устанавливают чёткие стандарты скорости. Если производитель хочет быть конкурентоспособным, «софт будет считать, что так и должно работать», и вендору придётся реализовать поддержку в кремнии.
Асанович также затронул тему ИИ, вспомнив концепцию «Колеса реинкарнации» Айвена Сазерленда. Ускорители проходят цикл от узкоспециализированных двигателей до полноценных процессоров. Модульная природа RISC-V идеально вписывается в этот цикл: она может работать как Host ISA для AI, как устройство-ускоритель или как полностью самодостаточная AI-система. Архитектура расширяет возможности цифровой обработки сигналов (DSP) — от простого P-расширения для маленьких ядер до мощного векторного DSP для больших задач. Цель — унифицировать разработку софта для всех этих разных сценариев.
Для корпоративного использования критична безопасность. Консорциум продвигает расширения CHERI (Capability Hardware Enhanced RISC Instructions). Это не просто очередное расширение, а全新的 базовая ISA: RV32Y и RV64Y. CHERI так глубоко меняет архитектуру, что потребовал собственной базы. Разработчики при этом обещают не фрагментировать экосистему: новый стандарт будет отслеживать все актуальные расширения RISC-V.
Укрепляется и ниша микроконтроллеров. Чтобы избежать фрагментации, сообщество завершает профиль RVM, делая обязательными быстрые прерывания, вложенную защиту и поддержку трассировки. Асанович предупредил инженеров, одержимых экономией пары вентилей ценой потери совместимости: если слишком много опций, стандарта нет, и его смысл теряется.
Итог саммита — уверенность в будущем. Появление высокопроизводительных чипов на RVA23 в 2026 году — исторический переломный момент. Как резюмировал Асанович, RISC-V даёт уникальную возможность инновировать и работать с разными нагрузками в рамках единого стандарта «без каких-либо барьеров».