AMD привезла на мероприятие Advancing AI новый ускоритель Instinct MI455X, который сменяет MI355X на вершине AI-стека. Это первый GPU компании, спроектированный для развёртывания в масштабе целой стойки, и построен на архитектуре CDNA5 с кардинально переработанными вычислительными блоками и SoC.
В основе лежит чип на 256 Work Group Processors (WGPs), разбитых на 8 Accelerator Complex Dies (XCD), с максимальной частотой «engine» 2,4 ГГц. Пиковая производительность достигает 315 TFLOP на FP32/FP16 и 40,26 PFLOP на разрежённом MXFP4. Рядом распаяны 12 стеков HBM4 на 2048-битной шине — всего 432 ГБ памяти с пропускной способностью 23,3 ТБ/с.
В CDNA5 компания переходит от подсчёта Compute Units к подсчёту WGP, причём каждый WGP теперь состоит из четырёх dual-issue Wave32 SIMD32 и четырёх скалярных блоков. Это сильно отличается от прежних четырёх single-issue Wave64 SIMD16 в CDNA4: один WGP выдаёт до 256 упакованных FP32-операций за такт (512 FLOPS с FMA). Регистровый файл VGPR перестроен так, что волна может адресовать до 1024 векторных регистров — вчетверо больше, чем раньше. Каждый SIMD сохранил 128 КБ векторных регистров, но переход на Wave32 удваивает практически доступное количество, хотя это всё ещё меньше 192 КБ у RDNA4.
Матричные движки тоже усилили: каждый способен выполнять 8192 FP4-операции за такт, а четыре таких блока на WGP дают до 65 536 матричных операций за такт на WGP. Быстрее стали только форматы FP4 и FP8, остальной прирост тянет расширенная ширина SIMD с 16 до 32.
Меж-WGP кэши подросли: L1 Data Cache и LDS удвоились до 64 КБ и 320 КБ соответственно, пропускная способность LDS тоже выросла вдвое. Каждый XCD содержит 32 активных WGP (два зарезервированы из 34 физических), разбитых на два Shader Engine по 16 WGP. На уровне SE появился Broadcast Arbitrator, заменивший L1-буфер GL1 из RDNA4. Он работает как буфер комбинированной записи и даёт «до 4x» усиление пропускной способности за счёт широковещательной рассылки данных. Добавлены multicast-загрузки: в GEMM общий тайл операнда A загружается одной инструкцией в LDS всех нужных WGP, вместо отдельных запросов на каждый поток. Это срезает избыточный трафик и снижает нагрузку на чиплетные линки.
Глобальный L2 объёмом 192 МБ разнесён на два Fabric Cache Dies (FCD) по 96 блоков SRAM по 1 МБ. Каждый FCD отдаёт до 27 ТБ/с своему набору из 128 WGP, что даёт суммарные 54 ТБ/с. К FCD подключены 12 стеков HBM4, а для ввода-вывода — отдельные IO die. Связь с хост-процессором теперь держится на 16 линиях AMD Infinity Fabric с двунаправленной пропускной способностью 256 ГБ/с, заменившей PCIe.
Для scale-up у MI455X есть 36 интерфейсов 400Gb/s UALoE (каждый с двумя 200G-линиями Ethernet) — пиковая двунаправленная полоса 3,6 ТБ/с на GPU. Новая split DMA-архитектура автоматически направляет трафик в оптимальный линк. Серверная платформа Helios собирается в формате OCP Open Rack Wide (1,2 м ширина, 1,3 м глубина). Две группы по девять вычислительных лотков (1 OU высотой) вмещают по четыре MI455X и одному 96-ядерному EPYC 9006 SP7 с 1 ТБ памяти и пятью E1.S-слотами для SSD. Шесть коммутационных лотков содержат 12 свитчей, подключённых напрямую тремя UALoE-линками на каждый GPU, с пропускной способностью 21,6 ТБ/с на коммутатор. Суммарная scale-up-полоса достигает 260 ТБ/с двусторонне. Scale-out обеспечивают платы с 4 или 6 Pensando NIC, выдавая до 43 ТБ/с бэкендового трафика. Вся стойка на 72 GPU даёт до 2,9 EF на MXFP4 или 22,6 PF на FP32 при суммарных 31 ТБ общей HBM4 и 1,7 ПБ/с агрегированной пропускной способности памяти.
AMD ставит точку на почти 15-летней истории микроархитектуры GCN — от Tahiti, Fiji и Vega до первых поколений CDNA — и переводит датацентровые ускорители на базу RDNA. Helios теперь собирает воедино почти все направления компании: серверные CPU EPYC, сетевые решения Pensando и графическое ядро GFX12 от подразделения Radeon, чтобы масштабироваться не просто одним GPU, а сразу 72 в стойке.