Jane Street снова опубликовала головоломку: на этот раз нужно реверс-инжиниринг чипа. В прошлый раз давали готовую нейросеть и просили понять, что она делает; теперь задание уходит глубже — в физическую разводку.
Современные чипы начинаются с кода на Verilog. Его синтезируют в список логических вентилей — NAND, NOR, XOR, flip-flop. Потом EDA-инструменты размещают эти вентили на кристалле и соединяют их металлическими дорожками через несколько слоёв. Итог — GDS-файл, геометрическое описание каждого полигона на каждом слое. Именно его получает фабрика вроде Intel или TSMC, чтобы напечатать кремний. В GDS есть всё, что делает чип, но ничего не подписано.
В новой задаче Jane Street спроектировала ASIC и отдаёт его финальную маску: слои металла, разводку и активные транзисторные слои, плюс примеры входов и выходов. Нужно восстановить netlist по layout, понять настоящее назначение схемы, а потом вытащить из неё искомую строку. Правильное решение поднимает сигнал success, и перед каждой попыткой надо не забывать переключать rst_n.
Авторы дают подсказки. Физическое расположение схемы намекает на её функцию, так что стоит внимательно посмотреть на layout. Один блок участвует в формировании выходных данных, но не влияет на success, поэтому на первых этапах его можно игнорировать. Придётся придумать, как симулировать схему. В схеме и в репозитории спрятаны пасхалки.
Решения принимают до 4 сентября 2026 года. С друзьями можно коллаборировать, но постить спойлеры и полные разборы до закрытия приёма нельзя. После этого разбор можно опубликовать у себя в блоге или репозитории — авторы могут добавить ссылку в follow-up. Файлы головоломки не стоит скармливать напрямую ИИ и использовать его для написания разбора, но писать скрипты или код для решения с помощью ИИ — можно.
Для новичков есть разминка: простой двоичный сумматор с исходником на Verilog, gate-level netlist и готовым GDS. Всё построено на open-source PDK, а открыть файлы можно бесплатными инструментами KLayout или Magic VLSI.
Позже в этом году Jane Street запустит более крупное соревнование: вместо реверс-инжиниринга нужно будет спроектировать собственную микросхему, и самые интересные проекты реально отправят в производство. В самой Jane Street аппаратная команда проектирует FPGA и ASIC для сверхбыстрых торговых систем, и такие задачи — часть обычной работы.